2009年8月17日 星期一

[電子學] 淺談二極體 Diode - I/V characteristics

半導體二極體 (Diode) 基本上即為一個 PN junction 如下圖所示




上圖中 箭頭方向表示 diode 的電流方向,亦即 diode 為兩端子 單向導通的 (非線性)元件。

理想二極體 (Ideal Diode)特性:
下圖為 Ideal diode 的電流電壓特性圖 ($i,v$ characteristics)

  • 施加 "負"電壓 (逆向偏壓 reverse biase) 在 diode 兩端上,diode不導通 $\Rightarrow$ 電流為 $0$ $\Rightarrow$ 此時 diode 呈現開路(open circuit)狀態。
  • 施加 "正" 電壓 (順向偏壓 forward bias)在 diobe 兩端上,則 diode 導通$\Rightarrow$ 此時 diode 呈現短路(short circuit)狀態。


真實二極體 (Real diode) 的電流/電壓 (I/V characteristics)特性如下圖
當diode兩端施加電壓  $v>0$ (上圖右方 forward bias 部分),我們可以近似其 電流電壓關係為
\[
i = I_S \left[ e^{v/V_T}-1\right]
\]其中 $I_S$ 為 反向飽和電流 (reversed saturation current),$V_T$ 為 熱電壓 (thermal voltage)滿足下式
\[
V_T := \frac{kT}{q}
\]其中 $k$ 為 Boltzmann's constant = $1.38 \times 10 ^{-23}$ Joules/Kelvin,$T$為絕對溫度 (Kelvin, K),$q$ 為 單位電荷帶電量=$1.60 \times 10^{-19}$ Coulomb。

一般而言在室溫下 $(300 )$ K 時,thermal voltage 為 $V_T = 25$ mV (=$0.025$ V)。

現在我們觀察上圖,我們可以得到下列結論:
  • 當輸入 diode 的電壓低於 $0.5 {\rm v}$時,其 diode 電流 $i$ 幾乎可以忽略,此 $0.5 \rm v$ 稱為 切入電壓 (cut-in voltage)
  • 當輸入 diode 電壓 高於 cut-in voltage $0.5 \rm v$ 時,diode 視為 forward bias (對比於 ideal diode, forward bias 電壓為 0 $\rm v$)。
  • 當輸入 diode 電壓 高於 $0.7 \rm v$時(一般約為 $0.6~0.8$ v),diode 視為完全導通,故可假設導通的 diode 有 0.7 壓降。


2009年8月13日 星期四

[半導體] N-P type semiconductor

半導體 (Semiconductor): 
導電度(electric conductivity) 介於 導體(conductor or metal) 與 絕緣體 (insulator) 之間之物質 ,低溫時,導電度不佳,但若提高溫度時(提高溫度視為給予外界能量),則導電度良好e.g.,  元素週期表 IV族元素 Si, Ge 。

一般可用有無 添加(doping) 雜質分為
  1.  本質半導體 (Intrinsic Semiconductor) 
  2. 雜質 or 外質半導體 (Extrinsic Semiconductor)

Comments:
1. 本質半導體(intrinsic semiconductor) 一般可視為 純矽(pure silicon) (亦即無任何雜質的矽) 的同義字;另一方面外質半導體一般又稱作 (Doped silicon) 另外對於 外質半導體 我們可在由添加的成分不同分成
  • N-type semiconductor: 添加 V族元素 e.g., 磷P, 砷As 
  • P-type semiconductor: 添加 III族元素 e.g., 硼B, 鎵 Ga 
2. 本質半導體 電子與電洞濃度相同 $n = p: = {n_i}(T) \approx 1.5 \times {10^{10}}\;(\# /c{m^3})$。關於電子與電洞濃度會在稍後在做進一步介紹。

3. 導電度 (Conductivity, $\sigma$) 定義為 每單位電場強度 $E$ 造成的飄移電流密度(drift current density, $J$)。一般材料用 電阻率 (Resistivity, $\rho$) 來表示 材料阻擋電流的程度,定義為
\[
\rho := 1/\sigma
\]

3. 導體的例子: 銅 (Cu) e.g., 銅導線

不過在介紹 N-type 與 P-type 半導體之前,我們需要一些對半導體的專有名詞的介紹:


Si 的原子結構與特性
Si 原子結構:
Si 原子數: 14,其原子結構的最外層有4 個價電子(Valence electron)
上圖顯示了矽晶圓的原子結構 (以二維表示),每一個 矽原子與他人以共價鍵 (Covalent bonds) 方式結合。

自由電子 (free electron) 與 電洞(hole)
當施加外在能量(e.g., 提高溫度),則電子會得到能量 $\Rightarrow $ 導電性提升,
  • 自由電子(free electrons): (帶負電荷)
    當價電子 (valence electron) 或得額外能量脫離 共價鍵結構(covalenet bonds) 便會成為自由電子 free electron,亦即不再被束縛,可以在整個 Si 晶圓中自由移動 (形成電流)
  • 電洞(holes):(帶正電荷)
    電子移動後留下的空洞稱為電洞。

載子 (carriers) 與 載子濃度
可以自由移動帶電荷的物質微粒 e.g., holes and electrons 都可視為一種載子,
關於載子濃度可分為 電子濃度與 電洞濃度
  • 電子濃度 $(n)$: negative charge
  • 電洞濃度 $(p)$: positive charge 
上述兩者單位皆為 $\#/{cm^3}$


熱平衡狀態 (Thermal Equilibrium)
產生率 (generation rate, $G(T)$):表單位時間 單位體積產生的電子電洞對
\[G(T): = {f_1}(T)
\]複合率 (recombination rate, $R(T)$):表單位時間 單位體積複合的電子電洞對
\[R(T): = n \times p \times {f_2}(T)
\]其中 $f_1(T), f_2(T)$ 表示為 產生率 與 複合率皆為 溫度 $T$ 的函數。
現在我們說熱平衡即為 $R(T) \equiv G(T)$,由上式 $G(T), R(T)$ 的定義,我們改寫熱平衡關係如下
\[\begin{array}{*{20}{l}}
{R(T) \equiv G(T)}\\
{ \Rightarrow n \times p \times {f_2}(T) = {f_1}(T)}\\
{ \Rightarrow n \times p = \frac{{{f_1}(T)}}{{{f_2}(T)}}: = {f_3}\left( T \right) = {n_i}^2\left( T \right)}
\end{array}\]上式中的 $n \times p = n_i^2(T)$ 稱作 質量作用定律 (mass-action law)

現在考慮 均勻參雜 (Uniform doping)  III, V 族元素,則我們將可大幅改變半導體的電特性。但不改變其他的物理化學性質

N-type Semiconductor
當半導體參雜 5價 雜質 e.g.,  磷P, 砷As 時,由於這些雜質原子因具有5個價電子,故會在半導體中額外提供一個自由電子,但不形成電洞。
  • 5價雜質又稱 施子雜質(donor impurities) 以 $N_D$ 表示雜質濃度
  • 加入5價雜質後,半導體的電子濃度 $n$ 會大幅提升 由 $n=n_i$ 提升到 $N_D$
  • 加入5價雜質後,半導體的電洞濃度 $p$ 會大幅下降 
  • 總和前述,可知道 $n >> p$ 故電子為 多數載子(Majority carrior) 而 電洞為少數載子 (minority carrior) ,我們稱此類添加了 5價雜質的半導體為 N-type Semiconductor 

P-type Semiconductor
當半導體參雜 3價 雜質 e.g., 硼B, 鎵 Ga 時,由於這些雜質原子因具有3個價電子,故會在半導體中接受一個自由電子並在他處形成一個電洞,但不同時產生額外自由電子。
  • 3價雜質又稱 受子雜質(acceptor impurities)以 $N_A$ 表示雜質濃度
  • 加入3價雜質後,半導體的電洞濃度 $p$ 會大幅提升 由 $p = n_i$ 提升到 $N_A$
  • 加入3價雜質後,半導體的電子濃度 $n$ 會大幅下降 
  • 總和前述,可知道 $p >> n$ 故電洞為多數載子(Majority carrior) 而 電子為少數載子 (minority carrior) ,我們稱此類添加了 3價雜質的半導體為 P-type Semiconductor 
Comment:
不論 N-type 或者 P-type 半導體都呈現電中性 (charge neutrality)
對 N-type 而言:5價雜質放出自由電子之後,本身雜質離子變成帶正電荷,此數目與帶負電的電子相同故整體而言呈現電中性。
對 P-type 而言:3價雜質接受自由電子 額外產生電洞之後,本身雜質離子變成帶負電荷,此數目與帶正電的電洞相同故整體而言呈現電中性。

Appendix: 專有名詞
價電子(valence electron):原子最外層能圈之電子數
游離 (ionizing):原子失去電子或獲得電子的現象
離子(ion):產生游離的原子:
  • a.正離子:失去電子而帶正電之原子
  • b.負離子:獲得電子而帶負電之原子